

(c) 2000 JPO & JAPIO. All rts. reserv.

03595207 **Image available**

CHIP TYPE ELECTRONIC COMPONENT, ELEMENT AND MOUNT METHOD

PUB. NO.: 03-258107 [JP 3258107 A]

PUBLISHED: November 18, 1991 (19911118)

INVENTOR(s): TANAKA YASUHIRO

APPLICANT(s): MURATA MFG CO LTD [000623] (A Japanese Company or Corporation), JP (Japan)

APPL. NO.: 02-058690 [JP 9058690]

FILED: March 08, 1990 (19900308)

INTL CLASS: [5] H03H-009/02

JAPIO CLASS: 44.1 (COMMUNICATION -- Transmission Circuits & Antennae)

JAPIO KEYWORD: R005 (PIEZOELECTRIC FERROELECTRIC SUBSTANCES)

JOURNAL: Section: E, Section No. 1167, Vol. 16, No. 64, Pg. 45,
February 18, 1992 (19920218)

ABSTRACT

PURPOSE: To prevent occurrence of short-circuit and solder bridge and to enhance the mount density by exposing an electrode formed to a major surface of an electronic component onto to a prescribed end face of a rectangular chip and connecting to an external electrode.

CONSTITUTION: A piezoelectric resonator element 38 is sealed in a chip 2, vibration electrodes 42, 46 of the element 38 are formed respectively to front and rear sides of a piezoelectric substrate 40 and opposite to each other, outgoing electrodes 44, 48 connecting to the electrodes 42, 46 is formed, and both ends reach to a based end sides c, d. When the element 38 is sealed as a chip as shown in figure, the ends of the electrodes 44, 48 are exposed to the end faces c, d of the chip 2 and connected respectively to the external electrodes 4, 6. When chip components 2-1, 2-2 are arranged in a line and mounted, they are arranged so that end faces without the electrodes 4, 6 are adjacent to each other. In this case, even when the electrodes 4, 6 are soldered to a land 55 on the printed circuit board, since no electrode exists on the adjacent end faces and the electrodes are provided to the inside of the end faced, short-circuit or solder bridge is not caused.

(19) 日本国特許庁(JP)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平3-258107

(43) 公開日 平成3年(1991)11月18日

(51) Int. C1. 5

識別記号

庁内整理番号

F I

技術表示箇所

H 0 3 H 9/02

審査請求 *

(全5頁)

(21) 出願番号 特願平2-58690

(22) 出願日 平成2年(1990)3月8日

(71) 出願人 99999999

株式会社村田製作所

*

(72) 発明者 *

*

(54) 【発明の名称】チップ形電子部品、素子及び実装方法

(57) 【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

【特許請求の範囲】

(1) 少なくとも1の電子部品素子を含む矩形チップがあつて、前記電子部品素子の主表面に形成されている電極が前記矩形チップの端面まで延在し、その端面でこの矩形チップの外面に形成された外部電極と接続しているチップ形電子部品において、前記電子部品素子の主表面に形成された電極は前記矩形チップの4の端面のうちの1又は2の端面にのみ露出して外部電極と接続され、前記外部電極は前記電子部品素子の電極が露出していない矩形チップの端面には形成されていないことを特徴とするチップ形電子部品。

(2) 矩形基板の主表面に形成された電極の引出し電極が1個又は2個の端辺まで延在し、他の3個又は2個の端辺には引出し電極が達していない電子部品用素子。

(3) 外部電極の形成されていない端面を2個又は3個備えた矩形平面形状をもつチップ形電子部品を、外部電極が形成されている端面どおしが対向しないように隣接して配置するチップ形電子部品の実装方法。

⑩日本国特許庁(JP)

⑪特許出願公開

⑫公開特許公報(A) 平3-258107

⑬Int.Cl.
H 03 H 9/02識別記号
厅内整理番号

7259-5J

⑭公開 平成3年(1991)11月18日

審査請求 未請求 請求項の数 3 (全5頁)

⑮発明の名称 チップ形電子部品、素子及び実装方法

⑯特 願 平2-58690

⑯出 願 平2(1990)3月8日

⑰発明者 田中 康廣 京都府長岡市天神2丁目26番10号 株式会社村田製作所
内

⑱出願人 株式会社村田製作所 京都府長岡市天神2丁目26番10号

⑲代理人 弁理士 野口繁雄

明細書

1. 発明の名称

チップ形電子部品、素子及び実装方法

2. 特許請求の範囲

(1) 少なくとも1の電子部品素子を含む矩形チップがあって、前記電子部品素子の主表面に形成されている電極が前記矩形チップの端面まで延在し、その端面でこの矩形チップの外面に形成された外部電極と接続しているチップ形電子部品において、前記電子部品素子の主表面に形成された電極は前記矩形チップの4の端面のうちの1又は2の端面にのみ露出して外部電極と接続され、前記外部電極は前記電子部品素子の電極が露出していない矩形チップの端面には形成されていないことを特徴とするチップ形電子部品。

(2) 矩形基板の主表面に形成された電極の引出し電極が1個又は2個の端面まで延在し、他の3個又は2個の端面には引出し電極が延していない電子部品用素子。

(3) 外部電極の形成されていない端面を2個又

は3個備えた矩形平面形状をもつチップ形電子部品を、外部電極が形成されている端面とおしが対向しないように隣接して配置するチップ形電子部品の実装方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は圧電共振子素子などの素子、そのような素子をチップ状に封止したチップ形電子部品及びチップ形電子部品を実装する方法に関するものである。

(従来の技術)

チップ形電子部品の一例として第12図にチップ形圧電共振子部品の例を示し、第13図にその部品に封止されている圧電共振子素子の一例を示す。

66はエネルギー閉じ込め形振動モードを用いた圧電共振子素子であり、セラミック基板などの絶縁性保護基板の間に接着剤によって固着されて封止されている。圧電共振子素子66では圧電基板68の表面と裏面の両主表面にそれぞれ電極を

特開平3-258107(2)

備え、その電極は中央部の振動部で圧電基板68を挟んで互いに対向する振動電極70, 74と、振動電極70, 74にそれぞれつながり互いに反対側の基板端部まで延在している引出し電極72, 76とを備えている。引出し電極72, 76は圧電基板68の端部に沿って帯状に形成され、対向する一对の端部a, bに達しているだけではなく、他の対向する一对の端部c, dにも引出し電極72, 76の一部が達している。

第12図のように保護基板で封止されたチップ60においては、引出し電極72, 76は対向する一对の端面a, bに露出するとともに、他の対向する一对の端面c, dにも露出している。素子の引出し電極72, 76とそれと接続される外部電極62, 64はチップ60の端面a, b, c, dに露出した引出し電極72, 76と接続するように形成され、端面a, bだけではなく端面c, dまで及ぶ端面に形成されている。

(発明が解決しようとする課題)

第12図のようにチップ60の両端部において

本発明はさらに、上記の目的を果たすチップ形電子部品を高密度に実装する方法を提供することを目的とするものである。

(課題を解決するための手段)

本発明のチップ形電子部品では、少なくとも1の電子部品素子を含む矩形チップがあって、前記電子部品素子の主表面に形成されている電極が前記矩形チップの端面まで延在し、その端面でこの矩形チップの外側に形成された外部電極と接続しており、前記電子部品素子の主表面に形成された電極は前記矩形チップの4の端面のうちの1又は2の端面にのみ露出して外部電極と接続され、前記外部電極は前記電子部品素子の電極が露出していない矩形チップの端面には形成されていない。

本発明の素子では、矩形基板の主表面に形成された電極の引出し電極が1個又は2個の端面まで延在し、他の3個又は2個の端面には引出し電極が達していない。

本発明の実装方法では、外部電極の形成されていない端面を2個又は3個備えた矩形平面形状を

対向する一対の端面a, bだけではなく他の一対の端面c, dにも及んだ外部電極62, 64が形成されている結果として、例えば第14図のようにプリント基板78上に実装する場合、チップ形電子部品60-1と60-2を接近して実装すると、隣接部品間に半田ブリッジ80を形成したり、チップ形電子部品60-2の近くにリード線をもつ部品82が実装されているときには部品82のリード線とチップ形電子部品60-2の外部電極とが接触して短絡するなどの問題を生じ易い。そのため、隣接電子部品間をあまり接近して実装することができず、このようなチップ形電子部品では実装密度が低くなる問題がある。

本発明は隣接電子部品間で短絡や半田ブリッジが生じにくく、したがって実装密度を高め、実装の信頼性を高めることのできるチップ形電子部品を提供することを目的とするものである。

本発明はまた、そのようなチップ形電子部品に封止されるのに好都合な電子素子を提供することを目的とするものである。

もつチップ形電子部品を、外部電極が形成されている端面とおしが対向しないように隣接して配置する。

(作用)

電子素子の引出し電極が1個又は2個の端面まで延在するように形成しておけば、保護基板により封止してチップ形電子部品としたときに、そのチップの端面で引出し電極が露出する端面を1個又は2個に制限することができる。そのため、外部電極をその引出し電極が露出している端面からチップの主表面に渡るように形成し、引出し電極が露出していない端面には外部電極が存在しないようにすれば、チップ形電子部品として外部電極が存在しない端面が少なくとも2個、多い場合には3個存在させることができる。

外部電極をもたない端面を2個又は3個もったチップ形電子部品をプリント基板などに実装する際、チップ形電子部品とおしを隣接させるとときは、隣接する端面の少なくとも一方を外部電極が存在しない端面とすれば、接近して配置しても半田ブリ

特開平3-258107 (3)

ッジが形成されたり、外部電極どおしが接触して短絡するなどの不都合を防ぐことができ、実装密度を高めることができる。

(実施例)

第1図は一実施例のチップ形電子部品の外観斜視図を表わし、第2図は第1図の実施例に封止されている電子素子の一例としての圧電共振子素子を表わしている。

このチップ2内には第2図の圧電共振子素子38が保護基板に挟まれて封止されている。圧電共振子素子38では、圧電セラミック基板などの圧電基板40の表側に振動電極42が形成され、裏側に振動電極46が形成され、これらの振動電極42, 46は圧電基板40を挟んで対向している。表側においては振動電極42につながる引出し電極44が基板端辺aに平行に、かつ端辺aから離れた内側の位置に帯状に延びて形成されており、その引出し電極44の両端は端辺cとdに達している。基板40の裏面においても振動電極46につながる帯状の引出し電極48が形成され、引出

し電極48は端辺aに対向する端辺bから離れて内側に形成されているとともに、その引出し電極48の両端も端辺c, dに達している。

この素子38を第1図のようにチップ状に封止したとき、引出し電極44の端部がチップ2の端面cとdに露出して外部電極4と接続され、他方の引出し電極48の端部もチップ2の端面cとdに露出して外部電極6と接続される。

素子38の引出し電極44, 48は端辺a, bから離れた位置に存在するため、それらの引出し電極44, 48とそれぞれ接続される外部電極4, 6を引出し電極44, 48が露出している端面c, dからチップ2の表側と裏側の主表面に接するよう形成すれば、外部電極4, 6はチップ2の端面a, bから離れて内側に形成される。外部電極4, 6の幅や、端面a, bからの距離、電極4, 6間の距離などは任意に設定することができる。

封止される素子の種類によって外部電極の形状や数は種々のものとなる。例えば、圧電共振子素子を用いたフィルタの場合には、第3図に示され

るように入力端子10、出力端子12の他に共通端子14をもつ3つの外部電極が形成される。この場合、入力端子10と出力端子12はそれぞれ対向する一对の端面a, bから離れて形成され、端面a, bには外部電極が存在しないようにしておく。

第4図から第6図もそれぞれ他の素子を封止したチップ形電子部品を表わしている。第4図の部品16では4個の電極18, 20, 22, 24を備えているが、それらの電極は端面c, dにのみ形成され、端面a, bには形成されていない。第5図の部品26では、2個の外部電極28, 30を備え、一方の電極28は端面cに設けられ、他方の電極30は端面dに設けられて、端面a, bには外部電極は形成されていない。第6図の部品32では2個の外部電極34, 36は端面cに形成され、端面a, b, dには外部電極は形成されていない。

第2図のように素子の引出し電極44, 48を対向する一对の端辺a, bよりも内側に形成する

ことにより、引出し電極44, 48と端辺a, bの間にそれぞれe, fで示される電極のない領域が存在することになる。この領域e, fは単に電極のない領域として放棄してもよく、又は第7図に示されるように別の機能部分50が形成されていてもよい。また例えば、第8図に示されるように、生産月度、ダミー電極、方向表示の目印など、引出し電極44, 48と接続されず、端面に露出しても内部回路には全く影響のない導体パターン52が設けられていてもよい。

次に、第1図のように少なくとも2個の端面には電極が存在しないチップ形電子部品をプリント基板などに配置して実装する方法を説明する。

第9図は第1図のチップ形電子部品を一列に配置して実装する場合である。

隣接する2個のチップ形電子部品2-1, 2-2の関係では、外部電極4, 6が存在しない端面同士が隣接するように配置する。このとき、第10図に示されるように、プリント基板54上のランド55に外部電極4, 6を半田付けしたとしても、

特開平3-258107 (4)

構接する端面には電極は存在しておらず、かつ、外部電極4, 6は構接する端面から内側に設けられているので、電子部品どしが接触しても短絡せず、また、電子部品間で半田付け部分55の間隔も広くなるので半田ブリッジも発生しにくい。近くにリード線をもつ部品55が実装されても、リード線が電子部品の電極のない端面になら接触したとしても短絡しない。

第11図は第1図のようなチップ形電子部品を平面状に配列する場合の例を表わしている。

構接する電子部品の端面においては、一方の電子部品の端面には外部電極4, 6が存在し、他方の電子部品の端面には外部電極4, 6が存在しない方向に配置する。これにより、二次元的に配置しても外部電極4, 6のある端面どしが対向するのを避けることができ、したがって短絡したり半田ブリッジが生じる不都合を防ぐことができて実装密度を高めることができる。

(発明の効果)

本発明のチップ形電子部品が外部電極の存在し

ない端面を少なくとも2個備えているので、プリント基板などに実装する際、外部電極のない端面どしが対向させたり、外部電極のある端面に対しては外部電極のない端面を対向させて実装することができるので、構接電子部品間の高幅を狭くして実装密度を高めることができる。また、半田ブリッジや短絡などの不良を防ぐことができ、実装の信頼性が高まる。

本発明の素子においては、引出し電極が到達していない端辺が少なくとも2個存在するので、チップ形電子部品に對止したときに外部電極の存在しない端面を形成するのに好都合となる。


本発明の実装方法では、外部電極が配置されている端面どしが対向しないように配置するので、短絡や半田ブリッジの発生を防ぎ、実装密度を高めることができる。

4. 四面の簡単な説明

第1図は一実施例を示す外観斜視図、第2図は一実施例で用いられる圧電共振子素子を示す平面図、第3図から第6図は他の実施例の電子部品を

示す外観斜視図、第7図は他の実施例の圧電共振子を示す平面図、第8図はさらに他の実施例の圧電共振子素子の端辺部分を示す部分平面図、第9図は本発明の実装方法の一実施例を示す平面図、第10図は同実装方法を示す正面図、第11図は本発明の実装方法の他の実施例を示す平面図である。第12図は従来のチップ形電子部品を示す外観斜視図、第13図は同従来例で用いられる圧電共振子素子を示す平面図、第14図は従来の電子部品の実装方法を示す正面図である。

2, 8, 16, 26, 32……チップ形電子部品、4, 6, 10, 12, 14, 18, 20, 22, 24, 28, 30, 34, 36……外部電極、38, 38a……圧電共振子素子、40……圧電基板、42, 46……振動基板、44, 48……引出し電極。



特許出願人 株式会社村田製作所
代理人 弁理士 野口第雄

特開平3-258107 (5)

